PATTERN RECOGNITION DEVICE

Publication number: JP2002358500

Publication date: 2002-12-13

Inventor: MORI KATSUHIKO; MATSUGI MASAKAZU; NOMURA

OSAMU

Applicant: CANON KK

Classification:

-international: G06N3/00; G06K9/00; G06K9/66; G06N3/06;

G06T7/00; G06N3/00; G06K9/00; G06K9/64;

G06T7/00; (IPC1-7): G06N3/00; G06N3/06; G06T7/00

- European: G06K9/46A1R1N; G06K9/00Y Application number: JP20010164283 20010531 Priority number(s): JP20010164283 20010531 Also published as:

EP1262908 (A1)
US7039233 (B2)
US2002181765 (A1)
EP1262908 (B1)
DE60218380T (T2)

Report a data error here

Abstract of JP2002358500

PROBLEM TO BE SOLVED: To perform hierarchical processing by a plurality of processing means with simple circuit constitution using no complicated wiring. SOLUTION: The pattern recognition device which detects a specific pattern in an input signal is equipped with detection processing means 1041 to 1044A which each detect one different feature for the same input, integrated processing means 1051 to 1054A which spatially integrate features detected by the detection processing means by processing results, detection memories 1071 to 1074 which hold the processing results of the detection processing means, integrated memories 1011 to 1014 which hold the processing results of the integrated processing means, a global data line 1030 to which all the detection processing means and all the integrated memories are connected in certain timing, and local data lines 1061 to 1064 to which the one group of the detection processing means, the integrated processing means, and detection memories is connected.

Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

四公開特許公報(A)

(11)特許出願公開番号 特開2002-358500 (P2002-358500A)

(43)公開日 平成14年12月13日(2002.12.13)

最終質に続く

(51) Int.CL ⁷		織別記号	FI		テーマコート*(参考)		
G06N	3/00 3/06	560	G 0 6 N	3/00 3/06	560C	5 L 0 9 6	
G06T	7/00	3 5 0	G06T	7/00	3 5 0 C		

審査請求 未請求 請求項の数7 OL (全 20 頁)


(21)出願番号	特順2001-164283(P2001-164283)	(71)出願人	000001007			
			キヤノン株式会社			
(22) 出願日	平成13年5月31日(2001, 5, 31)		東京都大田区下丸子3丁目30番2号			
		(72)発明者	森克彦			
			東京都大田区下丸子3丁目30番2号キヤノ			
			ン株式会社内			
		(72)発明者	真雑 優和			
			東京都大田区下丸子3丁目30番2号キヤノ			
			ン株式会社内			
		(74)代理人	100090538			
		1	弁理士 西山 恵三 (外1名)			
		1				

(54) 【発明の名称】 パターン認識装置

(57)【要約】

【課題】 複雑な配線を用いずに単純な回路構成で、複数の処理手段による階層的処理を行なう。

「解決手程」 入力信号中の所定のパターンを検討する パターン経験策器に、関一の入力に対しそれを決した。 1つの特徴を検討するための複数の検出処理手段1041~ 10446と、この複数の検出処理手段で検出された特徴 を、各受理場集形に、空節時になるする複数の始合処理 手段1051~10546と、検出処理手段の処理総制を保持する複数の検出メモリ107-1074と、前記統合処理手段の 処理結果を保持する複数の結本メモリ1011~1014と、あ なタイミングで全ての前記無性処理手段と変で変で解認 総合メモリが接続されるグロ・ルデータ線1090と、そ れぞれ1組の前記を出処理手段と前記統合処理手段と前 記検出、モリとが接続される複数のローカルデータ線10 61~1004とを確える。



【特許請求の範囲】

【請求項1】 入力信号の中に含まれる所定のバターン を検出するバターン認識装置において、

同一の入力に対しそれぞれ異なる1つの特徴を検出する ための複数の検出処理手段と、

前記複数の検出処理手段で検出された特徴を、各処理結 果毎に、空間的に統合する複数の統合処理手段と、

前記検出処理手段の処理結果を保持する複数の検出メモ リと、 前記統合処理手段の処理結果を保持する複数の統合メモ

りと、 あるタイミングで断定の確記検出処理手段及び所定の前

あるタイミングで所定の前記検出処理手段及び所定の前 記統合メモリが接続される共有データ線と、

それぞれ所定の前記検出処理手段と前記統合処理手段と 前記検出メモリとが接続される複数の局所データ線とを 有し、

前記検出メモリに保持された前記検出処理手段の処理結果を前記統合処理手段に入力する際に、複数の前記検出 メモリのデータを読み出して、前記統合処理手段に入力

前記統合メモリに保持された前記統合処理手段の処理結 果を前記検出処理手段に入力する際に、前記統合メモリ からデータを読み出して、複数の前記検出処理手段に入 力することを特徴とするパターン認識装置。

【請求項2】 新記核合規率長の規則結果を前記域合 メモリに入力する際及び/または前記様合メモリのデー 夕を前記検出処理手段に入力する際に、前記集有データ 線を時分削で使用するように前記核合規理手段及び前記 統合メモリを削削することを特徴とする請求項1に記載 のパターン投換機器。

【請求項3】 前記共有データ線は、複数のサブ共有データ線と複数のスイッチとを含み、

ータ線と複数のスイッチとを含み、 前記サブデータ線1つに、前記統合メモリが1つ接続さ

n.

複数の前記統合処理手段の処理結果を複数の前記統合メ モリに入力する際に、複数の前記サブ共有データ線を用

前記統合メモリに保持された前記統合処理手段の処理結 果を前記被刊処理手段に入力する際に、複数の前記サブ 共有デーク線を、前記スイッチを制御することにより接 続し、仮想的に1つのデータ線として使用することを特 徴とする情変項1に記載のパターン222歳流置。

【請求項4】 前記共有データ線は、複数の分割共有データ線を含み、

ータ線を含み、 前記分割共有データ線 1 つに、所定の前記統合メモリと

新定の前記検出処理手段が接続され

複数の前記統合処理手段の処理結果を複数の前記統合メモリに入力する際、及び/または前記統合メモリに保持された前記統合処理手段の処理結果を前記検出処理手段 に入力する際に、複数の前記分割データ線を用いること

を特徴とする請求項1に記載のパターン認識装置。 【請求項5】 構成情報を記憶する構成情報記憶手段

前記構成情報記憶手段の構成情報に基づいて、前記検出 処理手段及び前記統合処理手段の回路構成を再構成する 回路構成制御手段とを有することを特徴とする請求項1 ~4に記載のパターン認識装置。

【請求項6】 前記回路構成制御手段は、前記検出処理 手段の回路構成の再構成と前記抗合処理手段の回路構成 の再構成とを、同時に行わないように削御することを特 治とする譲渡項5に計載のパターン型無差費。

【請求項7】 共有データ線に接続された外部インター フェースを設け、該外部インターフェースを介して前記 検出メモリ及び前記統合メモリの結果を処理の中間結果 として読み出すことを特徴とする請求項1~6に記載の パターン認識整置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、神経回路網等の並 列渡算処理により、パターン設績・特定被写体の検出等 を行なうパターン認識装置の回路構成に関するものであ ス

[0002]

【従来の技術】従来より、画像認識や音声認識の分野においては、特定の認識対像に特化した認識処理アルゴリズムをコンピュータソフトとして認定波賞して東大をタイプ、或いは専用並列画館処理プロセッサ(S1MD、MIMDマシン等)を用いたハードウェアにより実行するタイプに大脚される。

【0004】また、ニューラルネットによる階層並列処理を行なうハードウェアとして、特許を2679730号 公権に開示される階層構造ニューラルネットは、単端のハードウェアを砂分割多重化使用して多層化することを可能とする見機構造ニューラルネットのアーキテクチャであり、単層のハードウェアを助分割多重化使用して等値中に多層化することを可能とすることを目的とし、複数のニューロンモアルを相互に接続することにも対して、時の割多重化アナログ信号を外部からのデジタル重みデータとの酸を生成。からその様を生成をからのデジタル重みデータとの酸を生成。からその様を使動や動物にコンデンサを介して加える ことにより積分し、非線形出力関数を適した電圧を時分 物学に出力することを可能とするニューロンモデルのユ エットと複数製造して単個のユーット集合を形段の出 カを同じ卓唱ユニット集合を1000 出力される主な 個エニット集合・1000 にから出力されるを出 と、前記単周エニット集合・1000 出力されるをよう と、前記単周エニット集合・1000 出力されるをよう 選手段を介して前記単周エニット集合・1000 を持分割多重 機由するための物を実行する動学(我とも分別多重 構造のユニット集合・1000 に対しませた。 の等値的に踏層構造のニューラルネットを形成するよう に構設されていまった。

【0005】また、FPGA(Field Programming Gat-Array)を用いたハードウェアとして、USP5982962 で紹介されているプロセッサがある。このプロセッサ は、各FPGAにメモリを保持し、FPGAでの処理結 乗をメモリに保持し、そのメモリの結果を読み出して、 処理を行うものである。

[0006]

【発明が解決しようとする課題】上記、認識処理アルゴ リズムを実行するハードウェアの従来例で示した、特開 平6-6793に開示される物体態別装置では、各画像 処理プロセッサスニットに割り当てられた領域に対し

て、さらにそれらを分割した小領域から元の領域へと数 段階にしたる処理法可能であるが、処理されて得られた 複数の結果に対し、さらにまた別の複数のプロセッサユ ニットで並列処理を行なうといった開端的処理を行なう ことは出来なかった。また、処理の結果を読み出すこと も出来なかった。さらに、各領域の結果を整期的に結合 するということも出来なかった。

【0007】また、特許2679730号公翰に開示される階層的ニューラルネットワークにおいては、層間結合を任意に可変制御する手段を有していないために実質的に実現可能な処理の種類が極めて限定的になるという問題があった。

【0008】また、USP5892962に開示されるFPG A-BASED PROCESSORでは、メモリに保 持された中間結果を読み出すのに、複雑な配線が必要で ある。

【0009】そこで本売別の目的は、接種な配接を用い 守に単純な回路構成で、模数の処理手段で処理されて特 られた複数の結果に対し、さらに複数の処理手段で並列 処理を行なうといった階層的処理を行なうことが出来、 またを処理の処理結果を容易に読み出すことが可能なパター ン認識技蔵を提供することである。

[0010]

【課題を解決するための手段】そこで、上記目的を実現 するために、本発明によれば、入力信号の中に含まれる 所定のパターンを検出するパターン認識装置に、同一の 入力に対しそれぞれ異なる1つの特徴を検出するための 複数の輸出処理手段と、前記複数の検出処理手段で検出 された特徴を、各処理結果毎に、空間的に統合する複数 の統合処理手段と、前記検出処理手段の処理結果を保持 する複数の検出メモリと、前記統合処理手段の処理結果 を保持する複数の統合メモリと、あるタイミングで所定 の前記輸出処理手段及び所定の前記結合メモリが接続さ れる共有データ線と、それぞれ所定の前記検出処理手段 と前記統合処理手段と前記検出メモリとが接続される複 数の局所データ線とを備え、前記検出メモリに保持され た前記検出処理手段の処理結果を前記統合処理手段に入 力する際に、複数の前記検出メモリのデータを読み出し て、前記統合処理手段に入力し、前記統合メモリに保持 された前記統合処理手段の処理結果を前記検出処理手段 に入力する際に、前記統合メモリからデータを読み出し て、複数の前記検出処理手段に入力する。

[0011]

【発明の実施の形態】以下、本発明の実施の形態について、図を用いて説明する。

【0012】(第1の実施の形態)図1が本実施形態の 構成を示す図である。

【0013】図1において、1000は制御手段を、1 010は統合メモリコントローラを、1011から10 1.4 は統合メモリを、1.0.1.5 は補助メモリを、1.0.2 0は統合アドレス線を、1021から1024は統合メ モリ制御信号を、1025は補助メモリ制御信号を、1 030はグローバルデータ線を、1041Aから104 4 Cは検出処理手段を、1051Aから1054Cは統合 処理手段を、1061から1064はローカルデータ線 を、1071から1074は検出メモリを、1080は 検出アドレス線を、1081から1084は検出メモリ 制御信号を、1090は検出メモリコントローラを、1 1 1 1 Aから 1 1 1 A Cは 輸出処理手段制御信号を、 1 1 21Aから1124Cは統合処理手段制御信号を示す。な お、この検出処理手段制御信号と統合処理手段制御信号 に関しては、図に全て記載せずに、検出処理手段制御信 号1111Aから1111Cのみ記載してある。また、1 130及び1161から1164は外部1/7を示す。

【0014】以下図1中のそれぞれの構成要素の機能を 始限する

【0015]制期手段1000は、この恒路全体の制御を行なう手段であり、後述する統合メニットローラ1010、各級担処単手段1041か~1044代、各統合処理手段1051か~1054代、各が例出メモリコントローラ1090と通信し、使用する設識アルゴリズムに基づいて、これらの各手段を制御することで、認識動作を行なう。

【0016】統合メモリコントローラ1010は、統合 メモリ1011~1014及び補助メモリ1015のメ モリを制御して、これらのメモリからデータをグローバ ルデータ線1030に出力したり、またグローバルデー タ線1030Fのデータを統合メモリ1011~101 4または補助メモリ1015に書き込む。具体的には、 統合アドレス線1020にアドレスを出力し、さらに動 作させるメモリを選択するチップセレクト信号や書き込 み、読み出しの区別をするライトイネーブル信号等の統 合メモリ制御信号1021~1024、補助メモリ制御 信号1025を制御することで、上記の動作を行なう。 なお、アドレスを複数発生する時は、例えば制御手段1 000から先頭・最終アドレス並びにステップ数を統合 メモリコントローラ1010に設定し、先頭アドレス値 を設定したカウンタを最終アドレスまで、前記ステップ 数でカウントアップすることで対応出来る。つまり、こ のアドレスの発生を様々に変化させることで、統合メモ リ1011~1014、補助メモリ1015の任意の領 域のデータの読み出し、書き込みが出来るので、配線問 題を削離することが出来る。

[0017] 統合メモリ1011~1014は、統造する結合地理手段1051k~1054cの処理結果を保計するメモリである。これらは、それを投グローバルデータ線1030に対象となるといるは一般を発している結果をグローバルデータ線1030に出力したり、グローバルデータ線1030に出力したり、グローバルデータ線1030に出力したり、グローバルデータ線1030に出力に対象が表現を対象1030に出力に対象が表現を対象を対象が表現を対象を対象を対象が表現を表現しません。

【0018】補助メモリ1015は、適像をどの返議すべき信号等と一時的に保持するメモリである。このメモリも統合アドレス線1020並びにグローバルデータ線1030は接続されており、統合メモリコントローラ1010から列側がメモリ制即信号1025に基づいて保持している信号をグローバルデータ線1030上のデータを取り込ま。

【0019】統令アドレス線1020には、統令メモリ 1011~1014 並びに補助メモリ1015のアドレ スを示す信号が統合メモリコントローラ1010から出 力される。このアドレスを変化させることで、最線問題 を回避し、統分をリ1011~1014に保持をな を問望し、統分をリ1011~1014に保持をな 理手段1041か~1041でそれたの報報を組み合わ 世で信号に対する処理を符とうことが作来る。

【0020】統合メモリ解解局等1021~1024 、統合メモリ1011~1014の選出や書き込み・ 読み出しの区別・制御等を行立う信号である。メモリの 選択を助う帽で行なうことで、読み出し時にはグローバ ルデータ線1030に各核合メモリ101~1014 のデータを時分網で出力することが出来、また表き込み 時には、統合処理手段制御信号1121~1124℃ タイミングを含わせて切り着えることで、グローバルデ の機能1030に出力された基準を映り乗り処理結 でり線1030に出力された基準を映り乗り処理結 果を各続合メモリ1011~1014に保持することが 出来る。

【0021】補助メモリ制御信号1025は、補助メモリ1015の選択や書き込み・読み出しの区別・制御等を行なう信号である。

【0022】グローバルデーダ線1030は、統合メモリ1011~1014、被引送順手段10941~1054に、及び44、総合機工手段1051~1054に、及び545年以1011~10140デーグが各時度地里手段1041~10140年が発度が出来る。 1012年では、1014のデーダが各時度地理手段1044 1014年では、1014のデーダが各時度地理手段1044 104日は、104年では、10540からの地理結果が、各統合が地理手段10514~10540から地理結果が、2014年では、2014年である。

【0023】各検出処理手段1041k~1044Cは、 認識処理生化要な各処理(例えば、エッジ検出等)をそ れぞれ担当している。つまり、本発明の検置では、それ 6各検出処理手段の処理を組み合わせて全体として認識 処理を行なっている。

【0024】検出処理手段1041A~1044Cは、グ ローバルデータ線1030を介して入力されたデータに 対して処理を行いその結果を、それぞれローカルデータ 線1061~1064に出力する。 なお、検出処理手段 1041A 1041B 1041Cの処理結果はローカ ルデータ線1061に出力されるようになっており、ま た検出処理手段1042A~1042Cの処理結果はロー カルデータ線1062に出力されるようになっている。 以下他の検出処理手段も同様である。 検出処理手段10 41A~1044Cには、グローバルデータ線1030を 介して同じ信号が入力される。その入力信号に対し、各 検出処理手段は異なった処理を行なう。その結果を例え ば検出処理手段1041Aであれば、ローカルデータ線 1061に出力して、その結果を検出メモリ1071に 保持する。同様に各検出処理手段の処理の結果は、異な った検出メモリ1071~1074に保持される。ここ で、どの検出処理手段が動作するかを示すのが、制御手 段1000からの検出処理手段制御信号11111~1 114Cである。この検出処理手段制御信号1111Aは 検出処理手段1041Aに接続され、また1111Bは1 041Bに接続され、以下間様に接続される。(なお、 図1には、検出処理手段制御信号1111A~111C のみ示してある。) 例えば、あるタイミングでは、検出 処理手段制御信号1111A、1112A、1113A、 1114Aがイネーブルになり、その結果、検出処理手 段1041A、1042A、1043A、1044Aが動作 し、それぞれの検出処理手段の処理結果をそれぞれロー カルデータ線1061~1064を介して、検出メモリ 1071~1074に保持する。また別のタイミングで は、別の検出処理手段制御信号がイネーブルになる。 【0025】統合処理手段1051Aから1054Cは、

それぞれローカルデータ線1061~1064を介して 入力されたデータに対して統合処理を行い、その結果を グローバルデータ線1030に出力する。なお、統合処 理手段1051A~1051Cへの入力はローカルデータ 線1061から、1052A~1052Gは1062よ り、1053A~1053Cは1063より、1054A ~1054Cは1064より行なわれる。また、制御手 段1000からの統合処理手段制御信号1121A~1 124C(図1には不図示)の処理手段セレクト信号の イネーブルで、 動作する統合処理手段1051A~10 54Cを選択する。また、この統合処理手段制御信号1 121A~1124Cのアウトブット信号で、各統合処理 手段1051A~1054Cの処理結果をグローバルデー 夕線1030に出力するタイミングを制御する。つま り、例えば、あるタイミングでは、統合処理手段制御信 号1121A、1122A、1123A、1124Aの処理 手段セレクト信号がイネーブルになり、その結果、統合 処理手段1051A、1052A、1053A、1054A が動作する、そして、アウトブット信号に基づいて、グ ローバルデータ線1030にその処理結果を、例えば統 合処理手段1051Aから順に出力する。そのとき、タ イミングを合わせて、統合メモリコントローラ1010 を制御することで、グローバルデータ線1030トのデ ータを総合×モリ1011から順に保持することが出来

【0026】ローカルデータ線1061は、検出メモリ 1071. 検出処理手段1041A~1041C、統合処 理手段1051A~1051Cと接続されている。また、 ローカルデータ線1062は、検出メモリ1072、検 出処理手段1042A~1042C. 統合処理手段105 2A~1052Cと接続されている。ローカルデータ線1 063、1064も阿様である。そのため、検出処理手 段1041A~1041Cからの処理結果が検出メモリ1 071に 検出処理手段1042A~1042Cからの処 理結果が検出メモリ1072に、検出処理手段1043 A~1043(からの処理結果が輸出メモリ1073に、 検出処理手段1044A~1044Cからの処理結果が検 出メモリ1074に保持されるようになっている。また 検出メモリ1071のデータは統合処理手段1051A ~1051Cに、検出メモリ1072のデータは統合処 理手段1052A~1052Cに、と各検出メモリのデー タが別々の統合処理手段に並列に入力されるようになっ

【0027】検出メモリ1071は、検出処理手段1041からの理時報を、また検出メモリ1072は、検出処理手段1041からの処理結果を、また検出メモリ1072は、検出規工手段1041からの処理結果を保持するメモリである。検出メモリ1073、検出メモリ1074は1062に、1073は1062に、1073は1063に、1074は1064に接続

されており、検出メモリ制御信号1081~1084に 基づいて保持している結果をそれぞれのローカルデータ 線1061~1064に出力したり、ローカルデータ線 1061~1064上の検出処理手段1041%~10 44の処理結果を取り込む。

【002名】機則アドレス線1080には、機則メモリ 1071~1074のアドレスを示す信号が機出メモリ コントローラ1090から出力される。このアドレスを 変化をせることで、配線問題を回避し、容易に被出メモ リ1071~1074に保持された任悪の位置の各処理 の結束を読み出し、各統合処理手段1051本・105 4076年編載の結果に対する処理を行なうことが出来

【0029】検出メモリ制御信号1081~1084 は、検出メモリ1071~1074の選択や書き込み・ 読み出しの区別・制御等を行なう信号である。

【0030】検別メモリコントローラ109 位は、検出 北モリ1071-1074のメモリを創削して、これら のメモリからデータをローカルデータ線1061~10 64に出力したり、またローカルデータ線1061~1 64に出力とたり、またローカルデータ線1061~1 出プドレス線1080にアドレスを出力し、さらに動作 させるメモリを選択するチャプセレクト信号や書き込み ・読み出しの医発きるライトイネーブル信号等の統合 メモリ制御信号1081~1084を制即することで、 上記の動作を存分。

[0032] 統合機単列制制信号 1121 h - 112 40は、統合地種手段1051 h - 10540と制御手段 1000との通信に使用される、統合地理手段1051 h - 10540か中で、動作する処理手段を選択する処理 手段セレクト信号や機型結果のプロールバチラの型 1030への出力の許可を示すアウトアット信号、また各統 合规連単段1051h - 1054での処理の終了を示す エンド信号等から構成される。

【0033】また、外部I/F1130、1161、1162、1163、1164、1170、1164、1163、1164はそれぞれグローバルデータ線1030、ローカルデータ線1061、1062、1063、1064と接続されており、これらの外部I/Fを介して、統合処理手段1051、1161、1044にの処理結果をそれら処理手段の動作中や、または統合スモリ1011、11年、1014、機能は米モリ1074に解告されて、1014、機能は米モリ1074に解告されて、1014、機能は米モリ1074に解告されて、1014、機能は米モリ1074に解告されて、1014、機能は米モリ1074に解告されて、1014、機能は米モリ1074に解告されて、1014、機能は米モリ1074に解告されて、1014、機能を11年、1074に解告されて、1014、機能を11年、1014に解告されて、1014に解告されて、1014に解告されて、1014に解告されて、1014に解告されて、1014に解告されて、1014に対しで、1014に対しでは対しで、1014に対しで

いる途中処理結果を外部へ限り出すことが出来る。 (0034) 続いて、図1に示す構成の動作を、並列階 層型壁により画電影型を行う神経回路線を形成した場合 について説明する。はじかに図2を参照して神経回路線 の砂理内容を禁止に説明する。この神経回路線に表りもの かり型内容を禁止に説明する。この神経回路線に表りもので あり、その落木関連はいかりるこのかとは10ml ネットア ーク関係といいではいかによりもので にいる1 Networks for Images Speech, and Tiseacherie's in Handook of Brain Theory and Boural Networks 6 (M. Arbib, Ed.)、MT Press, pp. 255-259 である。 最終層(最上回答)からの出りば20歳料としての認識 された対象のカテゴリとその入力データ上の位置情報で

【0035】データ入力贈 101は、CMOSセンサ、或いはCCD素子等の光電変換素子からの局所領域デーを入力する間できる。最初の特徴を排倒 102(1.0)は、データ入力増 101より入力された画像パターンの局所的な低次の特徴 (特定方向成分、特定認同域、数成分とどの幾何学的特徴のはか色成分特徴をみぐもよい)を全面間にわたる所定のサンプリング点の名点を中心とする局所領域とはいく同一面間で複数のスケールレベル又は解像度で複数の特徴カテゴリの教だけ検討する。

【0036】特部統合層 103(2,0)は、所定の受容 野精造は以下、受容野とは直前の層の出力素子との結合 範囲を、受容野積造とはその結合資重の分布を選末す お)を有し、特徴検出層 102(1,0)からの同一受容野 内にある複数のニューロン素子出力の社合(局所平均 能) 差行う。この統合処理は、特徴検照層 102(1, の) からの出力を置間的におかことで、位置すれや変 形全とを計容する役割を有する。また、特徴統合層内の ニューロンの各受容野は同一層内のニューロン間で共通 の構造を有している。

【0038】更に図1~図5を用いて、具体的な一例と して、入力画像から眼を検知する処理における動作を説 明する。

【0039】図3は、入力薬像から眼を検知するフロー チャートである。ステップS301において、画像が補 助メモリ1015に入力される。これが、データ入力層 101に対応する、続いてステップS302において、 1次特徴量が検出される。限の検出における1次特徴量 は例えば図4に示すものである。つまり、縦(4-1-1)・横(4-1-2)・右上がり斜め(4-1-3) ・右下がり斜め(4-1-4)といった特定方向の特徴 を抽出する。なお、先に述べると、2次特徴量は、右空 きV字(4-2-1)、左空きV字(4-2-2)、円 (4-2-3)であり、また3次特徴量が眼(4-3- である。これらのそれぞれの特徴量を検出するよう。 に、検出処理手段1041A~1044Cは構成されて おり、検出処理手段1041Aは1次特徴量の縦(4-1-1)を 1042Aは横(4-1-2)を 104 3 Aは右上がり斜め(4-1-3)を、1044 Aは右 下がり斜め (4-1-4)を輸出する。同様に、検出処 理手段1041Bは2次特徴量の右空きV字(4-2-1)を、1042Bは左空きV字(4-2-2)を、1 043Bは円(4-2-3)を検出する。また検出処理 手段1041Cは膠(4-3-1)を検出するように構 成されている。なお、この例で用いた眼の検出では、1 次特徴量は4種類、2次特徴量は3種類、3次特徴量は 1種類であるので、検出処理手段の1041A~104 4A. 1041B~1043B. 1041Cのみ使用し て、1044B及び1042C~1044Cは使用しな

【0040】ステップS302での1次特徴量検出は、 特徴検出層102(1,0)に対応し、各検出処理手段が 特徴すの検出モジュール104に相当する。統合メモリ コントローラ1010は補助メモリ制御信号1025を 制御して、補助メモリ1015から画像のある位置を中 心とする局所データを読み出し(この局所領域が、受容 野105に対応する)、グローバルデータ線1030に 出力する。そして、それらは、並列に、それぞれ検出処 理手段1041A~1044Aに入力され、上述したそ れぞれの1次特徴量を検出する。なおこのとき、検出処 理手段制御信号の1111A~1114Aの処理手段セ レクト信号のみイネーブルになっている。そして、処理 の終了を示すエンド信号を見て、制御手段1000はア ウトプット信号をイネーブルにして、検出処理手段10 41A~1044Aは処理結果をローカルデータ線10 61~1064に出力する。同時に、検出メモリコント ローラ1090は、検出アドレス線1080にアドレス を出力し、また検出メモリ制御信号1081~1084 を制御して、各ローカルデータ線上のデータを検出メモ リ1071~1074に保持する。なお、各検出処理手 段での処理では、入力されるデータと結合資産とが用い られ、例えば1次特徴造の版(4-1-1)を検出する 際には、受容野の大きさが3+3で、その結合荷重が0 または1である。 概念的には図5に示した受容野構造 (以下、受容野とは直前の部の出力者子との結合範囲 を、受容野構造とはその結合荷重の分布を意味する)と の精和微量が行なわれる。

【0041】なお、このステップS302において、補 助メモリ1015から読み出される局所領域の中心点を 全画面の各点もしくは全画面にわたる所定のサンプリン グ点の各点と変更することで、全画面において、この1 次特徴量の検出を行なう。このように、局所領域を移動 させて全画面にわたって処理を行なうことは以降の統合 処理や2次、3次の特徴量検出においても同様である。 【0042】続いてステップS303で、1次特徴量が 統合される。これは特徴統合層103(2,0)に対応 輸出メモリ1071~1074に保持されているデ ータを統合する(特徴検出層102(1,0)からの同一 受容野内にある複数のニューロン妻子出力の総合(局所 平均化、最大出力検出等によるサブサンプリングなどの 演算)に相当する)。また各統合処理手段は、特徴fの 統合モジュール106に相当する。検出メモリコントロ ーラ1090は、検出アドレス線1080上にアドレス を出力し、また検出メモリ制御信号1081~1084 を制御して、検出メモリ1071~1074の局所デー タを読み出し、ローカルデータ線1061~1064を 介して、それぞれの局所データが統合処理手段1051 A~1054Aに入力される。なお、ステップS302 での検出処理では、検出処理手段1041A~1044 Aに入力されるデータは同じものであったが、このステ ップS303での統合処理では統合処理手段1051A ~1054Aに入力されるデータは、それぞれ異なって

【0043】ただし、ここでの結合処理の交管野の入力 画像における位置や大きさは、全ての結合処理手段10 51A~1054Aにおいて共通であるので、各検出メ モリコントローク109のからのアドレスは同じ出 も、つまり、検出メモリ1071~1074から馬所デ ークを設み出すときに、その検出メモリ1070ドレス出力とを 、フまり、検出メモリカのデトンス出力するのではなく、一般のアドレス出力するのではなく、一般のアドレス出力するのではなく、一般のアドレス出力であるがなが、また各核会処理手段1051A~1054Aに ないて能合処理と変化でなれる。

【0044】各統合処理手段では上述したように、入力 データの平均化や最大植物出等の処理を行なう。なおこ のとき、統合処理手段制制に行か1121A~1124 Aの処理手段セレクト信号のみイネーブルになってい る。そして、処理の終了を示すエンド信号を見て、制制 手段1000はアウトブット信号を順にイネーブルにし て、統合処理手段1051A~1054Aは処理結果を 時分割でグローバルデータ線1030に出力する。同時 に、統合メモリコントローラ1010は、統合アドレス 線1020にアドレスを出力し、また統合メモリ制御信 号1021~1024を制御して、グローバルデータ線 トのデータを順に統合メモリ1011~1014に保持 する、この統合処理手段制御信号1121A~1124 Aのアウトアット信号のイネーブルと統合メモリ制御信 号のメモリセレクト信号のイネーブルのタイミングを合 わせることで 結合処理手段1051Aの出力を結合メ モリ1011に保持することが出来、また1052Aの 出力を1012に、1053Aの出力を1013に、1 054Aの出力を1014に保持することが出来る。こ こまでのステップで、統合メモリ1011は1次特徴量 の総方向を検出した結果を統合した結果を保持し、10 1.2は構方向を抑出した結果を統合した結果を保持し、 1013は右上がり斜め方向を検出した結果を統合した 結果を保持し、1014は右下がり斜め方向を検出した 結果を統合した結果を保持することになる。

【0045】ステップS304では、2次特徴量検出を 行なう、これは特徴検出層102(1,1)に対応する。 ここでの2次特徴量とは、図4に示すようにV字(4-2-1, 4-2-2) と円 (4-2-3) であり、V字 は受容野内での、1次特徴量の2つの斜め方向(4-1 -3、4-1-4)の検出とその位置関係から検出可能 であり、また円は受容野内での全ての1次特徴量の検出 とその位置関係から検出可能である。つまり、複数種類 の1次特徴量を組み合わせて、2次特徴量を検出するこ とができる。これら2次特徴量の検出処理は検出処理手 段1041B~1043Bで行なわれる。統合メモリコ ントローラ1010は統合アドレス線1020にアドレ スを出力し、また統合メモリ制御信号1021~102 4を制御して、統合メモリ1011~1014から、そ こに保持されている統合された1次特徴量の局所データ を読み出し、グローバルデータ線1030に出力する。 この時、統合メモリ制御信号1021~1024のメモ リセレクト信号のイネーブルを順に変更することで、こ の統合された1次特徴量の出力は、統合メモリ1011 から1014へ類に行われる。つまり、グローバルデー 夕線1030を時分割して使用する。なお、ステップ3 02と同様、これらのデータは、並列に、それぞれ検出 処理手段1041B~1043Bに入力され、上述した それぞれの2次特徴量を検出する。なおこのとき、検出 すべき 2次特徴量は3種類なので検出処理手段制御信号 の1111B~1113Bの処理手段セレクト信号のみ イネーブルになっている。そして、処理の終了を示すエ ンド信号を見て、制御手段1000はアウトブット信号 をイネーブルにして、検出処理手段1041B~104 3Bは処理結果をローカルデータ線1061~1063 に出力する。同時に、検出メモリコントローラ1090 は、検出アドレス線1080にアドレスを出力し、また 検出メモリ制御信号1081~1083を制御して、各 ローカルデータ線上のデータを検出メモリ1071~1 073に保持する。

【0046】続いてステップS305で、2次特徴量が 統合される。これは特徴統合層103(2,1)に対応 し、検出メモリ1071~1073に保持されているデ ータを統合する。検出メモリコントローラ1090は、 輸出アドレス線1080上にアドレスを出力し、また検 出メモリ制御信号1081~1083を制御して、検出 メモリ1071~1073の局所データを読み出し、ロ ーカルデータ線1061~1063を介して、それぞれ の局所データが統合処理手段1051B~1053Bに 人力される。各統合処理手段ではステップS303と同 様に、入力データの平均化や最大値検出等の処理を行な う、なおこのとき、統合処理手段制御信号の1121B 1123Bの処理手段セレクト信号のみイネーブルに なっている。そして、処理の終了を示すエンド信号を見 て、制御手段1000はアウトプット信号を順にイネー ブルにして、統合処理手段1051B~1053Bは処 理結果を時分割でグローバルデータ線1030に出力す る。同時に、統合メモリコントローラ1010は、統合 アドレス線1020にアドレスを出力し、また統合メモ リ制御信号1021~1023を制御して、グローバル データ線トのデータを統合メモリ1011~1013に 保持する。

【0047】ステップS306では、3次特徴量検出を 行なう。これは特徴検出層102(1,2)に対応する。 ここでの3次特徴量とは、図4に示すように眼(4-3 1)であり、そのためには、受容野内での全ての2次 特徴量 (V字(4-2-1, 4-2-2)と円(4-2 -3))の検出とその位置関係を見ればよい。つまり、 複数種類の2次特徴量を組み合わせて、3次特徴量を検 出することができる。これら3次特徴量の検出処理は検 出処理手段1041Cで行なわれる。統合メモリコント ローラ1010は統合アドレス線1020にアドレスを 出力し、また結合メモリ制御信号1021~1023を 制御して、統合メモリ1011~1013から、そこに 保持されている統合された2次特徴量の局所データを読 み出し、グローバルデータ線1030に出力する。この 時、ステップS304と同様に、統合メモリ制御信号1 021~1023のメモリセレクト信号のイネーブルを 順に変更することで、この統合された2次特徴量の出力 は、統合メモリ1011から1013へ順に行われ、グ ローバルデータ線1030を時分割して使用する。そし てこれらのデータは、検出処理手段1041Cに入力さ れ、上述した3次特徴量を検出する。なおこのとき、検 出すべき3次特徴量は1種類なので検出処理手段制御信 号の1111Cの処理手段セレクト信号のみイネーブル になっている。そして、処理の終了を示すエンド信号を 見て、制御手段1000はアウトプット信号をイネーブ ルにして、検出処理手段1041とは処理結果をローカ ルデータ線1061に出力する。同時に、検出メモリコ ントローラ1090は、検出アドレス線1080にアド レスを出力し、また検出メモリ制御信号1081を制御 して、ローカルデータ線上のデータを検出メモリ107 1に保持する。

【0048】続いてステップS307で、3次特徴量が 統合される。これは特徴統合層103(2,2)に対応 し、検出メモリ1071に保持されているデータを統合 する。検出メモリコントローラ1090は、検出アドレ ス線1080上にアドレスを出力し、また検出メモリ制 御信号1081を制御して、検出メモリ1071の局所 データを読み出し、ローカルデータ線1061を介し て 3次特徴量の局所データが統合処理手段1051C に入力される。統合処理手段では、入力データの平均化 や最大値検出等の処理が行なわれる。そして、処理の終 了を示すエンド信号を見て、制御手段1000はアウト プット信号を順にイネーブルにして、統合処理手段10 51Cは処理結果をグローバルデータ線1030に出力 する。 同時に、統合メモリコントローラ1010は、統 合アドレス線1020にアドレスを出力し、また統合メ モリ制御信号1021を制御して、グローバルデータ線 トのデータを統合メモリ1011に保持する。

【0049】そして、この統合メモリ1011に保持さ カた結果が脚の検出の最終結果となる。なお、上記ステ ップS307を行なわずに、検出メモリ1071に保持 されている結果を眠の検出結果としてもよい。 【0050】上記で説明したよっに、本実施形態で説明 した発明によれば、ある特徴の検出処理とその検出結果 の統合処理を、複数の特徴で行う際に容易に並列に行う ことが出来、またそれらの処理を階層的に行うことも容 易である。また、各検出結果や統合結果を一時メモリに 保持し、その後そのメモリのアドレスを指定して結果を データ線に出力して、各プロセッサに入力することで、 複雑な受容野構造の処理においても配線が複雑になるこ とを防ぐことが可能である。さらに、それら各処理の結 果を読み出すことも可能であり、アドレッシングでメモ りに保持された任意の位置の結果を読み出すことも可能 である。

【0051】なお、本実施制御の機関、現年科学株舎規 理手段と試ける処理は、DSF9を計化でデジタル処理 で行るう事も、アナロク回路で電流像やパレス報学を変 換するアナログ処理で行るう事も可能である。デジタル 処理を行なう路は、メモリをデジタルメモリにし、ア を報はバスとして構成される。アナログ火理でられば、 よモリをアナログメモリにして値を電高量等で保持し、 また処理においては例えば値をパルス幅で表現して、処理はがいス幅変変型で行うとすると、メモリのデータ入出 和線とその電質をパルス幅で変更でもの路やその形を 行う回路も構成すればよい。デジタル処理とアナログ処 理のいずれにしる、本発明の構成を用いれば、階層的パ ターン認識処理が容易に可能となる。

【0052】次に、本実施形態の構成に係るパターン検 出(認識)装置を操像装置に搭載させることにより、特 定被写体へのフォーカシングや特定被写体の色補正、窓 出制御を行う場合について、図12参照して説明する。 図12は実施形態に係るパターン検出(認識)装置を撮 像装置に用いた例の構成を示す図である。

【0053】図12において、摄像装置5101は、撮 影レンズおよびズーム摄影用駆動制御機構を含む結像光 学系5102、CCD又はCMOSイメージセンサー51 03. 機像パラメータの計測部5104. 映像信号処理 回路5105、記憶部5106、緩像動作の制御、撮像 条件の制御などの制御用信号を発生する制御信号発生部 5107 EVFなどファインダーを兼ねた表示ディスプ レイ5108、ストロボ発光部5109、記録媒体51 10などを具備し、更に上述したパターン検出装置を被 写体検出(認識)装置5111として備える。

【0054】この掃像装置5101は、例えば掃影され た映像中から予め登録された人物の顔画像の検出(存在 位置、サイズの検出)を被写体検出(認識)装置5111 により行う。そして、その人物の位置、サイズ情報が被 写体検出(認識)装置5111から制御信号発生部510 7に入力されると、同制御信号発生部5107は、機像 パラメータ計測部5104からの出力に基づき、その人 物に対するピント制御、露出条件制御、ホワイトバラン ス制御などを最適に行う制御信号を発生する。

【0055】上述したパターン検出(認識)装置を、この ように撮像装置に用いて、人物検出とそれに基づく撮影

の最適制御を行うことができるようになる。 【0056】(第2の実施形態)図6は、本実施形態の

構成を示す図である。

【0057】図6中、図1中の番号と同じ番号は同じも のを示す。図6において、第1の実施形態と比較して新 しい構成は、制御手段2000、統合メモリコントロー ラ2010 サブグローバルデータ線2031~203 グローバルデータ線スイッチ2131~2133、 スイッチ制御線2231~2233である。

【0058】つまり、第1の実施形骸では、図1に示す グローバルデータバス1030には全ての統合メモリ1 011~1014、補助メモリ1015、全ての検出処 理手段1041A~1044C. 全ての統合処理手段10 51A~1054Cが接続されていたのに対し、本実施形 顔では、1つのサブグローバルデータ線には、1つの統 合メモリと複数の検出処理手段及び複数の統合処理手段 もしくは補助メモリが接続されている。この1つのサブ グローバルデータ線に接続される検出処理手段及び統合 処理手段の数は、基本的には階層的処理の階層数であ る。例えば、本実施形態では、第1の実施形態同様3階 層の階層的処理を想定して、サブグローバルデータ線2 031には、統合メモリ1011、検出処理手段104 1A~C、統合処理手段1051A~Cが接続されている。 【0059】また、グローバルデータ線スイッチ213 1~2133は、各サブグローバルデータ終2031~ 2034のうちの隣接する2つと接続されている。スイ ッチ制御線2231~2233は、各グローバルデータ 線スイッチ2131~2133と制御手段2000とに 接続されている。グローバルデータ線スイッチ2131 ~2133は スイッチ制御信号2231~2233に 基づいて、各サブグローバルデータ線2031~203 4を接続したり、切断したりする。

【0060】以下、本実施形態特有の動作について図 6、7を用いて説明する。それ以外は実施形態1で説明 したものと同様である。

【0061】補助メモリ1015に保持されているデー タもしくは統合メモリ1011~1044に保持されて いる処理結果を検出処理手段1041A~1044Cに 入力する時は、制御手段2000からのスイッチ制御信 母2231~2233に従い、図7(A)に示すよう に、グローバルデータ線スイッチ2131~2133は ONになり、サブグローバルデータ線2031~203 4が全て接続されるようになる。つまり、この状態で は、実施形態1で説明した構成と実質的に同じになり、 補助メモリ1015及び統合メモリ1011~1014 から出力されたデータは、並列に、それぞれ検出処理手 段1041A~1044Cに入力される。

【0062】また、統合処理手段1051A~1054 ○で処理された結果を統合メモリ1011~1014に 保持するときは、制御手段2000からのスイッチ制御 信号2231~2233に従い、図7(B)に示すよう に、グローバルデータ線スイッチ2131~2133は OFFになり、サブグローバルデータ線2031~20 34が、分断されるようになる。つまり、この状態で は、第1の実施形態で示したように統合処理手段105 1~1054Aは処理結果を時分割で統合メモリ101 1~1014に保持する必要はなく、統合メモリコント ローラ2010は時分割で統合メモリ1011~101 4に書き込む必要はなく、並列に各統合処理手段の処理 結果を統合メモリに保持することが出来る。

【0063】以上説明したように、本実施形態では、補 助メモリまたは統合メモリのデータを輸出処理手段に並 別に入力することが出来、また統合処理手段の処理結果 を並列に各続合メモリに保持することができるので、第 1の実施形態と同様の処理が可能で、かつ第1の実施形 態と比較して処理時間の短縮が可能である。

【0064】 (第3の実施形態) 図8は、本実施形態の 構成を示す図である。

【0065】図8中、図1中の番号と同じ番号は同じも のを示す。図8において、第1の実施形態と比較して新 しい構成は、制御手段3000、統合メモリコントロー ラ3010、グローバルデータ線3031~3035、 検出処理手段3041A~3044Cである。

【0066】つまり、第1の実施形態では、図1に示す グローバルデータバス1030には全ての統合メモリ1 011~1014、補助メモリ1015、全ての検出処 理手段1041A~1044C、全ての統合処理手段10 51A~1054Cが接続されていたのに対し、本実施形 態では、ひとつのグローバルデータ線には、1つの統合 メモリもしくは補助メモリと全ての輸出処理手段及び複 数の統合処理手段が接続されている。この1つのサブグ ローバルデータ線に接続される統合処理手段の数は、基 本的には階層的処理の階層数である。例えば、本実施形 態では、第1の実施形態同様3階層の階層的処理を想定 して、グローバルデータ線3031には、統合メモリ1 011. 輸出処理手段3041A~3044C. 統合処理 手段1051A~Cが接続されている。なお、図8には、 グローバルデータ線3031~3035と検出処理手段 3041A~3044Cへの接続に関して、検出処理手 段3041A~3044Aのみ図示し、他は省略してあ

【0067】また、各検出処理手段は全てのグローバル データ線3031~3035から入力されるようになっ ている。このような構成にすることで、統合メモリ10 11~1014及び補助メモリ1015を並列に同作さ せてデータを読み出し、そして、検出処理手段3041 A~3044Cに並列に入力が可能であり、また統合処 理手段からの処理結果を並列に統合メモリ1011~1 014に保持することが出来る。

【0068】以下、本実施形態特有の動作について説明 する。それ以外は実施形態1で説明したものと同様であ

【0069】補助メモリ1015に保持されているデー タもしくは統合メモリ1011~1044に保持されて いる処理結果を検出処理手段3041A~3044Cに 人力する時は、統合メモリコントローラ3010からの 統合メモリ制御信号1021~1024もしくは補助メ モリ制御信号1025に従って並列に動作させ、統合メ モリ1011~1014はデータをグローバルデータ線 3031~3034へ出力し、補助メモリ1015はデ ータをグローバルデータ線3035へ出力する。このと き、統合メモリ1011はグローバルデータ線3031 ^. 1012tt3032^. 1013tt3033^. 1 014は3034へ出力する。そして、各検出処理手段 3041A~3044Cは全てのグローバルデータ線3 031~3035から入力されるようになっているの で、並列に各検出処理手段にデータが入力される。

【0070】また、統合処理手段1051~1054で 処理された結果を統合メモリ1011~1014に保持 するときは、例えば統合処理手段1051A~Cはグロ ーバルデータ総3031へ出力するように、また統合処 理手段1052A~Cはグローバルデータ練3032へ 出力するようになっているので、並列に各統合メモリ1 011~1014ヘデータを保持することが出来る。 【0071】以上説明したように、本実施形態では、補 助メモリまたは統合メモリのデータを検出処理手段に並 列に入力することが出来、また統合処理手段の処理結果 を並列に各統合メモリに保持することができるので、第 1の実施形態と同様の処理が可能で、かつ第1、第2の 実施形態と比較して処理時間の短縮が可能である。

【0072】(第4の実施形態)図9が本実施形態の構 成を示す図である。

【0073】図9中、図1中の番号と同じ番号は同じも のを示す。図9において、第1の実施形態と比較して新 しい構成は、制御手段4000、可変検出処理手段40 41~4044, 可変統合処理手段4051~405 4、凹路構成情報記憶手段4110、回路構成制御手段 4120、及び可変検出処理手段制御信号4111~4 114、可変統合処理手段制御信号4121~4124 である。なお、この図9では、これらの信号について は、可変検出処理手段制御信号4111のみ図示してあ とは省略してある。

【0074】つまり、第1の実施形態では、認識処理に 必要な各処理手段を全て用意し(検出処理手段及び統合 処理手段〉、それらの中から、その時点で使用する処理 手段を制御手段からの選択信号で選択していたのに対 し、本実施形態では、並列に動作する数の可変検出処理 手段、及び可変統合処理手段とから構成されている。 【0075】可変輸出処理手段4041~4044、及 び可変統合処理手段4051~4054は、FPGA (Field Programmable Gate Array) と呼ばれるユーザ が任意の論理を構成できるように、複数個の回路ブロッ クと配線ブロックから成るロジックIC、もしくはFP A.A. (E.Lee, P. Gulak, 1991, "A CNOS Field-Programm able Analog Array", IEEE JOURNAL OF SOLID-STATE CI RCUITS, Vol. 26, No. 12, pp. 1860-1867) と呼ばれるユーザ がアナログブロック回路を結ぶ限線や乗算の係数となる コンデンサの電荷保持量等を変更して任意のアナログ処 理が行なえるアナログICである。そして、それらの処 理手段が任意の処理を行なえるような構成にするための 回路構成の情報を記憶しているのが、回路構成情報記憶 手段4110である。また、その回路構成情報にしたが って、各処理手段を制御して、回路構成を変更するの が、回路構成制御手段4120である。つまり、回路構 成制御手段4120からの回路構成制御信号に基づい て、可変検出処理手段4041~4044、及び可変統 合処理手段4051~4054は制御され、回路構成情 報記憶手段4110からの回路構成情報信号の回路構成 に再構成される。

【0076】以下、本実総形態の動作について図9~図

11を用いて説明する。図10は本実施形態の動作を示すフローチャートである。ここでは、第1の実施形態問様 腰を検出する例を示す。

【0077】図10のステッアS901において、薫像 が補助メモリ1015に入力される。続いてステップS 902において、制即手段4000から信号により、 回路構成情報記憶手段4110から回路構成情報記号が 出力され、また四路構成制御手段4120から四路構成 場別信号が出力され、それぞれの信号に基づいて、可変 検出処理手段4041~4044の國格が構成される。 なおここで、構成される回路は、販の検出における1次 管徴量 (図42度) を検出する回路である。

【0078】ステップS903では眼の1次特徴量を検 出するように構成された可変検出処理手段4041~4 044を用いて、1次特徴量を検出する。統合メモリコ ントローラ1010は補助メモリ制御信号1025を制 御して、補助メモリ1015から画像の局所データを読 み出し、グローバルデータ線1030に出力する。そし て、それらは並列に、それぞれ各可変検出処理手段40 41~4044に入力され、1次特徴量を検出する。そ して、処理の終了を示すエンド信号を見て、制御手段4 000はアウトアット信号をイネーブルにして、可変検 出処理手段4041~4044は処理結果をローカルデ - 夕線1061~1064に出力する。同時に、検出メ モリコントローラ1090は、検出アドレス線1080 にアドレスを出力し、また検出メモリ制御信号1081 ~1084を制御して、ローカルデータ線上のデータを 検出メモリ1071~1074に保持する。

【0079】ステップS904では、飼酵手段4000 からの信号により、回路構成情報記機手段4110から の協構成情報記号が出力され、また脚路構成制計手段4 120から回路構成制制信号が出力され、それぞれの信 号に基づいて、可交統合地理手段4051~4054の 回路が構成される。なおここで、構成される印路は、検 出した1次特徴量を、場所平均化、最大出力検出等によ るサブサンプリングなどの演算によって統合する回路で ある。

 に、統合メモリコントローラ1010は、統合アドレス 線1020にアドレスを出力し、また統合メモリ制御信 号1021~1024を制御して、グローバルデータ線 上のデータを統合メモリ1011~1014に保持す。

【0081】ステップS906では、ステップS902 と同様に、同路構成情報信号や回路構成制御信号に基づ いて、可変検出処理手段4041~4044の回路が再 構成される。なおここで、構成される回路は、眼の検出 における2次特徴量(図4参照)を検出する回路であ る。(なお2次特徴量は3種類であるので、可変検出処 理手段4041~4043のみ再構成される。) ステップS907では、2次特徴量を検出するように再 構成された可変検出処理手段4041~4043を用い て、2次特徴量の検出を行なう。統合メモリコントロー ラ1010は統合アドレス線1020にアドレスを出力 し、また統合メモリ制御信号1021~1024を制御 して、統合メモリ1011~1014から、そこに保持 されている統合された1次特徴量の局所データを読み出 し、グローバルデータ線1030に出力する。これらの データは、並列に、それぞれ可変検出処理手段4041 ~4043に入力され、上述したそれぞれの2次特徴量 を検出する。なおこのとき、検出すべき 2次特徴量は3 種類なので可変物出処理手段制制信号の4111~41 13の処理手段セレクト信号のみイネーブルになってい みして、処理の終了を示すエンド信号を見て、制御 手段4000はアウトブット信号をイネーブルにして、 可変検出処理手段4041~4043は処理結果をロー カルデータ線1061~1063に出力する。同時に、 輸出メモリコントローラ1090は、検出アドレス線1 080にアドレスを出力し、また検出メモリ制御信号1 081~1083を制御して、ローカルデータ線上のデ ータを検出メモリ1071~1073に保持する。 【0082】ステップS908では、回路構成情報信号 や回路構成制御信号の信号に基づいて、可変統合処理手 段4051~4053の回路が再構成される。なおここ で、再構成される回路は、検出した1次特徴量を、局所 平均化、最大出力検出等によるサブサンプリングなどの 演算によって統合する回路である。 なお、ステップ 59 ①4による回路構成がそのまま使える場合には、このス テップS908を実行する必要がないことは言うまでも tevi.

【0083】ステップS909では、再構成された可変 流合処理手段4051~4053によって、22対物位量 が結合される、機出メモリコントローラ1090は、検 出アドレス線1080上にアドレスを出力し、また検出 メモリ前側信号1081~1085を横側で、検出メ モリ1071~1073の場所データを読み出し、ロー カルデータ線1061・7063を介して、それぞれの 前所データが可変操合処理作役4051~4053に入 力される。冬可或結合処理手段では入力データの平均化 や最大値検出等の処理を行なう。なおこのとき、可変流 免処理手段制制度号の4121~4123の処理手段セレクト信号のみイネーブルになっている。そして、処理 の終了を示すエンド信号を見て、制御手段4000はア ウトンテト信号を提化イネーブルにして、可変法合処理 手段4051~4053は処理結果と時分割でグローバ ルデータ線1030に出力する。同時に、統合メモリコ ントローラ1010は、統合アドレス線1020はアド レスを出力し、また統合メモリ制御信号1021~10 23を削り11~1013に続待する。

【0084】ステップS910では、回路構成情報信号 と回路構成が解信号に基づいて、可変検出処理手段40 41の回路が再構成される。なおここで、構成される回 路は、駅の検出における3次特徴量(図4参照)を検出 する回路である。

【0085】ステップS911では、再構成された可変 検出処理手段4041で、3次特徴量検出を行なう。統 合メモリコントローラ1010は統合アドレス線102 0にアドレスを出力し、また統合メモリ制御信号102 1~1023を制御して、統合メモリ1011~101 3から、そこに保持されている統合された2次特徴量の 局所データを読み出し、グローバルデータ線1030に 出力する。そしてこれらのデータは、可変検出処理手段 4041に入力され、上述した3次特徴量を検出する。 そして、処理の終了を示すエンド信号を見て、網御手段 4000はアウトアット信号をイネーブルにして、可変 検出処理手段4041は処理結果をローカルデータ線1 0.6.1 に出力する。同時に、検出メモリコントローラ1 090は、検出アドレス線1080にアドレスを出力 し、また検出メモリ制御信号1081を制御して、ロー カルデータ線上のデータを検出メモリ1071に保持す 3.

【0086】ステップS912では、回路構成情報信号 と同路構成制御信号に基づいて、可変統合処理手段40 51の回路が再構成される。なお、ステップS904に よる回路構成がそのまま使える場合には、このステップ S912を実行する必要がないことは言うまでもない。 【0087】ステップS913では、再構成された可変 統合処理手段4051で、3次特徴量が統合される。検 出メモリコントローラ1090は、検出アドレス線10 80上にアドレスを出力し、また検出メモリ制御信号1 081を制御して、検出メモリ1071の局所データを 読み出し、ローカルデータ線1061を介して、3次特 徴量の届所データが可変統合処理手段4051に入力さ れ、統合処理が行なわれる。そして、処理の終了を示す エンド信号を見て、制御手段4000はアウトアット信 号を順にイネーブルにして、可変統合処理手段4051 は処理結果をグローバルデータ線1030に出力する。

同時に、統合メモリコントローラ1010は、統合アドレス線1020にアドレスを出力し、また統合メモリ制 館信号1021を制御して、グローバルデータ線上のデ 一夕を統合メモリ1011に保持する。

【0088】そして、この統合メモリ1011に保持された結果が眺め検出の最終結果となる。なお、上記ステップS913を行なわずに、検出メモリ1071に保持されている結果を眺め検出結果としてもよい。

(10089)なお、上記の影明では、可変検出処理手段 の検出処理の後に、可変接急処理手段の再構成を、また 可変結合処理手段の所能の統合処理の後に、可変検出処理手段 の再構成を行なうように説明したが、可変検出処理手段 と可変統合処理手段の再構成とは必理を行なわないので、 図 11に示すように、可変検出処理手段の検出処理と可 変結合処理手段の再構成、また可変接合処理予段の核心 処理と「可変検出処理手段の再構成、は影響に行なうことが 出来る。なお図 11において、横軸は動作の流れを示 し、固中で娩出と影いてあるのは検出処理であり、結合 と書いてあるのは報念処理である、また、構成、再構成 と書いてあるのは知路の構成、再構成を行なっているこ とを示す。

【〇〇〇〇】以上級明したように、本実施形態では、面 路積板が可変な処理手段を押い、各層間での現実に応じ で回路を再構成と使用するので、第二の実施部盤と比較して 処理手段の回路規模の縮小が可能でもる。またこの構成 であれば、彼近処理手段と結合処理手段の処理と再構成 を支互に行をう事が出来るので、金体の処理時間の増加 をを対して行をう事が出来るので、金体の処理時間の増加 をを対している。

【0091】なお、本実施形態と第2、第3の実施形態を組み合わせることも可能である。

[0092]

【発明の効果】B上説明したように、本発明によれば、 共有データ線と周所データ線、及びメモリを利用するこ とで、複雑な配線を用いずに単純を回路構成で、複数の 処理手段で処理をれて得られた複数の結果に対し、さら に複数の処理手段で並列処理を行なうといった階層の処理 理を必而、実行部能となるという効果がある。

【0093】検出処理においては、複数の所定の検出処理年段に対して同一のデータを入力することで並列動所 が可能であり、更にまた各他地処理の処理結果を空間的 に統合さる統合処理においては、それぞれ別の特徴検出 の結果を保持している複数の伸出メモリに対して、それ それのメモリ中の位置を示すアドレスを共運に用いることで、統合処理を並列に行をえるという効果がある。また。これらの検出・統合処理手段を何回でも繰り返すことが出来るという効果がある。また。これの検出・統合処理手段を何回でも繰り返すことが出来るという効果がある。

【0094】また、各階層の中間結果をメモリから読み 出すことも可能であり、例えば、その中間結果を見て、 その前段階の処理を変更するということも可能になる。 また、回路構成可能な手段を使用した場合に、検出処理 と結合処理、検出処理回路の再構成と結合処理回路の再 構成を交互に行うことで、処理時間の増加を防ぐという 効果もある。

【図面の簡単な説明】

【図1】第1の実施形態の構成を示す図である。

【図2】Convolutionalネットワーク構造を説明する図である。

【図3】第1の実施形態の動作を説明するフローチャートである。

【図4】特徴量を示す図である。

【図5】特徴量検出の例を示す図である。

【図6】第2の実施形態の構成を示す図である。

【図7】第2の実施形態の動作の概念を示す図である。


【図8】第3の実施形態の構成を示す図である。

【図9】第4の実施形態の構成を示す図である。

【図10】第4の実施形態の動作を説明するフローチャートである。

【図11】第4の実施形態の再構成と処理のタイミングを示す図である。


【図12】実施形態に係るパターン認識装置を撮像装置 に用いた例の構成を示す物である。





1			1	ol r r		ı	ı	ı
可數輸出 必要手級	構改	被出	海绵战	ł¢an	再構成	検出		
可定就合 処理手段	-	柳根	Rà	再構成	統合	再排紋	eca.	

real to 1












[36]













[図10]





フロントページの続き

(72)発明者 野村 修 東京都大田区下丸子 3 丁目 30番 2 号キヤノ ン株式会社内 Fターム(参考) 5L096 JA13 LA13 HA01